SOC推动半导体循环快速上扬

具备何种功能的芯片才算是系统单芯片？根据Dataquest的定义是具备SLI(System-level Integration)，也就是供应特定用途的IC，其中需包含运算功能(如微处理器核心、数字讯号处理核心、MPEG核心或绘图核心)，以及内存与逻辑电路于一单一芯片上。而IC Insights则定义为高整合度的单一芯片，包含至少十万个逻辑闸的处理功能(如微处理器核心、数字讯号处理核心等)与内存及特定应用的IP(Intellectual Property)，并具备基本系统的功能。

 

 

根据Dataquest预估，系统单芯片的表现将优于整体IC市场表现，系统单芯片的产值占IC产业产值的比重由2000年的11.8%，大幅成长至2005年的25.3%，同时达到460亿美元的产值规模。也就因为系统单芯片成长的力道如此强劲，便吸引全球各厂商积极投入系统单芯片的研发，藉以扩大在半导体市场的占有率。

 

 

 

 

若依系统单芯片应用领域来区别，通讯产品因对低耗电、轻薄短小以及RF、IF与Baseband的整合需求，占系统单芯片产值的第一位；其次为新世代的消费性产品，例如Video Game Device与DVD；至于数据处理方面，以Storage、PC与Graphics/Audio Cards对系统单芯片的需求较殷切。

 

 

 

但若以成长性来观察，预估通讯产品由2000年占系统单芯片产值51.5%滑落至2006年的39.7%，反观消费性产品将由2000年占系统单芯片产值27.2%成长至2006年的33.2%。在前十大系统单芯片市场中以移动电话稳居首位，但成长的幅度相较于其它如Video Game Device、Storage以及DVD，是较为疲弱的。

 

 

 

SIP(硅智产)是希望将所需的组件做成一个可重复使用的功能区块，利用堆积木的方式快速的组成不同的产品。由于国外厂商率先投入这项设计方式，因此明星级SIP大多是由国外厂商推出。目前SoC设计方式上已从原先的BBD(Block Based Design)转变到PBD(Platform Based Design)，使用PBD的好处在于加速上市时间，降低从新开发的风险，

集中设计核心竞争力。PBD的主要特征有1.事先定义好的沟通接口；2.时脉与电力的规范；3.软件的架构；4.标准化与客制化的IP；5.可以随时加入、删除与修改IP的功能。

 

 

 

由PalmChip所提出SoC的设计平台，主要应用在像Internet Edge、Consumer Set Top Box与Digital Photo等系统产品。从这三样产品的系统方块图可以看到它的基本架构都是类似的，最大的特征是定义好的总线，其中包括负责沟通处理器的CPUBus、沟通内存的Mbus与沟通周边接口的PalmBus，藉由共通的CPU模块与这些定义好的总线，使用者可以根据不同的产品而少部分更动不同的功能区块。例如我们可以看到Consumer Set Top Box是消费性电子产品，它会需要1394的接口，而Internet Edge则需要Ethernet的接口，至于Digital Photo因为有LCD屏幕则需要LCD控制IC，由此可知藉由PBD的设计方式，的确能够达到快速上市与集中资源发展核心项目。

 

 

 

 

系统单芯片有三个特点：(一)芯片复杂性高，动辄超过百万闸级；(二)内含数个IP；(三)使用数字/模拟混合电路，部分系统单芯片甚至有射频电路。使用IP成为发展系统单芯片必然的趋势。藉由平台(Platform)来开发系统单芯片，成为增强接口设计程序的有效方案，用以突破芯片验证中最具挑战性的IP整合问题。

 

 

系统单芯片开发平台的业者提供完整的系统设计，包括微处理器、内存控制器以及一些外围设备控制器。IC设计人员可在已定义好的总线(Bus)上插入或取下IP模块，平台业者所提供的平台就如同是虚拟的PCB一样，让IC设计人员将各个IP模块整合至一个系统单芯片上。此外由于系统单芯片既然具备系统功能，在系统级接口验证时需同时考虑硬/软件的协同仿真(HW/SW Co-Simulation)。

 

在软件开发部份，为了配合系统单芯片，业界已发展出多种嵌入式操作系统（Embedded Operation System），目前大都搭配在手持系统或智能家电上，这些实时操作系统(Real Time Operating System)代表性的作品有VxWorks、Win CE、Linux 、NT Embedded、Palm OS等。

 

 

 

 

系统单芯片利用平台为基础的设计方式其优点为：(一) Hard IP或Soft IP均可利用平台设计，实现IP Re-use以降低开发成本。(二)当首次平台建构完成后，可大幅缩短下个产品的设计及验证时间。(三)设计团队可分散在世界各地，整合设计人员可利用平台进行整合，减少整合的困难度。(四)设计资源可专注于自身的优势核心，无须被接口整合问题所困扰。(五)硬/软件的协同仿真，及早进行轫体(Firmware)整合与除错。

 

 

但是其缺点为：(一)由于在已定义的平台上开发，创新的构想将被限制。(二)产品间差异性变小，应用软件的开发变得更为重要。(三)大规模设计公司开始将原本属于外围的芯片开发成IP模块，利用平台设计逐渐把外围IP加入其系统单芯片，压缩小规模设计公司的市场，造成大者愈大的现象。

 

 

当系统单芯片设计者完成布局前验证后，布局人员便根据设计人员提交的Netlist、设计限制(Design Constraints)、平面图(Floorplan)以及Layout Library、Timing Library与晶圆制造厂提供的Technology File进行布局作业。

布局平面图的规划将会影响到芯片的面积、各IP模块摆放的位置、绕线以及时序的结果，在传统上需考虑I/O的规格、逻辑的分层架构、各模块间的内联机制以及时序限制。在线路布局完成后，仍需作布局后的验证与分析：例如DRC(Design Rule Checking)、LVS(Layout Versus Schematic checking)、ERC(Electronic Rule Checking)、RC Extraction、延迟计算以及产生标准延时格式。而且还必须作萃取以及分析的动作：例如与时序有关的传输延迟(Propagation Delay)；讯号整合有关的串话效应(Cross-talk Effect)与时脉偏移(Clock Skew)；可靠度有关的电致迁移(Electro-Migration)、压降分析(IR Drop)与功率消耗分析。

 

以上繁复的验证与分析主要是为了确保依据此布局线路图制作出光罩后，交由晶圆制造厂生产出的芯片将符合原先的设计规格。

 

由于芯片的复杂度增高，使得在设计的各个阶段均遭遇验证与分析的瓶颈，再加上若采用外部的IP，整合的难度将大幅提高，于是各式的设计服务便因应而生。

 

前段的设计服务一般可分四类：第一类是IP Provider，提供各种功能的IP，例如MCU Core、1-T SRAM、DSP等，并以RTL或GDSII型态呈现，这些外部IP让设计公司不需投入资源到非专精领域，可以集中资源提升自身设计的效能与附加价值。

 

第二类是EDA业者，EDA业者根据其在设计工具上的专业地位，因应系统单芯片的需求不断开发新的验证与分析工具，提供设计公司任何设计阶段的协助，以扩大其设计工具的市场占有率。

 

第三类是系统单芯片设计开发平台供货商，架构通用或客制化的系统单芯片设计开发平台，提供IP整合的接口，让设计公司勿须困扰于系统单芯片中各种IP的通讯接口问题，让外部IP模块可以很容易整合进系统单芯片，实现IP Re-use的构想，使得系统单芯片的成本与风险可以有效降低。

 

第四类是设计服务公司，除提供IP外，还包括芯片从设计开发、试产到量产之Turn-key服务，目前这类型的设计服务业者均与晶圆制造商有相当密切的合作关系，所提供的制程多以其合作的晶圆制造商为主。

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

半导体产业未来结构表

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PC Chipsets位居PC内部系统的核心枢纽，负责协调主机板上的芯片以及外部I/O外围设备之间的数据传输需求。目前PC Chipsets的产品类别有独立型和整合型两种。独立型芯片组包含北桥和南桥两颗芯片，整合型芯片组则是除了南桥之外，在北桥部分另外整合了绘图核心。

 

尽管PC的发展近年来有趋于成熟化的现象，但是包括CPU、内存、绘图芯片在内的各关键IC以及外部的I/O 外围设备，不论在规格或效能表现上，仍然持续不断地推陈出新。作为PC系统内部的交通枢纽，PC Chipsets必须配合各关键IC及外部I/O 外围设备与时俱进推出新产品。

 

另一方面，在芯片整合的趋势下，PC Chipsets厂商一直在寻求整合相关芯片的可能性，以提供客户更低成本、更高效能的解决方案。经过多年的摸索及推广，整合型芯片组产品（北桥＋绘图核心）在2002年终于出现可观的出货成长，一扫过去几年市场销售不佳的窘境。

 

在芯片整合的趋势下，PC Chipsets厂商过去曾经推出许多芯片整合方案，但市场接受度一直不高。猎头公司.直到2002年，整合北桥与绘图核心的整合型产品开始在出货量上有所突破。究其原因，与芯片整合技术进步及市场定位精确性有关。以下将进一步剖析过去PC Chipsets产品在芯片整合方面的发展，并提出未来几个可能的芯片整合发展方向。

 

自1997年开始，厂商在SOC风潮下开始推出各式各样的芯片整合方案，希望藉由低成本的优势赢得市场的认同。迄今为止，厂商曾推出的芯片整合方案包括四类，分别是CPU＋北桥＋南桥＋绘图核心、CPU＋北桥＋绘图核心、北桥＋南桥以及北桥＋绘图核心。

 

一般来说，芯片整合产品拥有低成本、高效能、低功耗和节省系统产品空间的优点。因此，上述芯片整合方案皆锁定在低价PC或Mini PC等应用产品需求上。然而，将多个原本隶属不同IC的电路整合在同一芯片上必然会大幅增加芯片的面积，进而造成yield rate降低的问题。此外，整合的芯片若包括CPU或绘图核心，在高频运作下，散热问题亦急需克服。因此，厂商在推出整合型产品时，无论是CPU或绘图部分多半采用前几代效能较差的核心；甚至，为了进一步缩小芯片面积，还会拿掉一些非必要功能的电路，例如：L2 cache。结果造成整合型产品虽然有低成本的优点，但却无法满足主流市场对于效能表现的要求。

 

展望未来，在半导体制程持续微缩化与PC系统相关规格稳定化两项趋势下，PC Chipsets与其周遭关键IC还有可能出现其它不同的形式的芯片整合方案。

 

目前PC关键IC的半导体制程可大略分为几种。其中，CPU、北桥、南桥及绘图芯片采用的是CMOS逻辑制程，内存是用CMOS DRAM制程，I/O 外围设备的控制芯片在模拟电路部分可能需要采用Bipolar或Bi-CMOS的制程。一般来说，芯片整合最大的问题是将多个使用不同制程的IC整合成单一芯片。一旦将采用CMOS逻辑制程的IC改用CMOS DRAM制程生产，或者反过来，都会造成芯片面积大增以及良率不佳的问题。因此，在经济效益的考虑下，短期内我们预期DRAM或原本使用模拟制程的IC不会跟使用CMOS逻辑制程的IC整合在一起。

 

 

目前SOC在发展上仍有诸多瓶颈，所以在SOC仍未有新的突破之前，业者在产品上市时间(time-to-market)压力的考虑下，将会涌向SOP的怀抱。在这之前，Alpine Microsystem公司也因认同SOP的未来发展潜力，所以与新加坡的Ellipsiz公司合资，成立MicroRoute公司来提供SOP专用的硅基板(silicon substrates)。随后Alpine公司的高阶工程人员也发表文章，表示SOP有许多优势是凌驾于SOC之上的。

 

简单来说，SOP是指将两颗以上的晶粒(dice)透过封装的方式整合在一起，亦有人称之为SiP(system-in-package)。SOP可分成三个主要的类型—MCP(multichip package)、MCM(multichip modules)与IP(integrate packaging)，其中MCP包含两种主要的形式：1. 并排式(side-by-side)；2. 堆栈式(stacked chip)。各类型的SOP封装方式汇整如下表：

 

 

 

 

SOC则是指将一个系统整合在单一的芯片上，透过SIP(silicon intellectual property)的重复使用，来缩减整体的IC设计时间。猎头网.SOC虽然到目前为止仍被认为是IC设计上主流的趋势之一，但是在发展上SOC也遇到了不少问题，首先由于SOC的设计是整合许多不同功能的SIP，因此会使设计的复杂度增高，整体系统的仿真验证时间也会因芯片复杂度提升而加长，其次，若是在SOC的芯片设计计划中，整合了许多不同来源的SIP，则又必须面临不同设计环境的整合与兼容问题，再加上目前EDA(Electronic Design Automation)工具，对于掌控这些高度复杂的设计仍有所限制，而这些因素都可能会使得整体设计时间反而变长。

 

再者，若SOC内含高频高速的模拟功能区块，所牵涉到的问题就不仅只是设计复杂度的提升而已，还牵涉到晶圆制造时是否能成功的整合这些组件到同一个制程上，且纵使整合到相同的晶圆制程中，芯片的效能是否会降低、良率是否能维持、成本增加多少、效能降低是否会影响产品的绩效(performance)，这些问题也都值得思考。此外，SOC芯片无论在晶圆测试或芯片测试上，也会因芯片复杂度提升而导致测试时间增加，测试成本上升。

 

SOC发展所遇到的问题，都不是短期内就可以解决的，因此许多专家建议，采用SOP的方式，透过封装技术来解决SOC在IC设计阶段所遇到的问题。除此之外，SOP的另一个主要的优点，是可以免除因IC内含AMS(Analog/Mixed Signal) 区块，而引发的制程整合问题，因为SOP可以整合来自不同晶圆制程的晶粒， 这让设计者得以专注于特定功能芯片的开发，并缩短IC开发时的测试验证时间，将不同芯片的整合问题交给封装厂。

 

SoC系由许多不同功能的IP整合而成，某些IP将因无外接脚，而无法测试。因此，可测性设计(Design for testability；DFT)与内建自我测试( Built-in self test；BIST)技术，对SoC设计而言，其重要性不言可喻。

 

DFT/BIST不仅具有提高测试的错误覆盖率，同时亦有大幅缩短测试时间及测试难度等优点。但是有时加入太多的DFT会削弱产品性能，而太少则会影响产品品质。因此在SoC设计时，需尽早进行整体测试考虑，以寻求DFT或BIST的最佳化策略。例如嵌入式内存区块的容量有多大?是否使用扫描测试?使用SoC上的处理器进行测试或者采用外加线路的BIST?能够被整合进入整体芯片的测试方案中吗?针对BIST所外加的专用逻辑，是否达到可接受的错误覆盖率等诸多因素需加以考虑。

 

还好目前有许多电子设计自动化(EDA)工具可以协助设计师完成大量的DFT、BIST与自动测试样式产生(Automatic Test Pattern Generation；ATPG)工作。例如SoC设计中含有嵌入式内存时，加入BIST是有效测试内存区块的方式。内存BIST电路可利用综合Verilog或VHDL等描述语言工具产生。