 |
|
MC：现在在这种情况下，我们有很多方法来测试硅，你知道。我们有 DFT（测试设计）团队来意识到低级电路无法正常工作。我们有强大的电路团队来调试这样的问题，他们意识到这是温度问题，但随后建议如果让它很冷，你仍然可以解决它。他们还说明了电路有什么问题，以便可以修复它并构建一个 A0+，以获得可以在正常温度下运行的东西。再说一遍，在AMD从事任何特定产品的伟大工程师的数量是惊人的，我喜欢认为自己是全面的，但有的人在很多事情上比我强得多!
| |||||||||||||||||||||||||||
未来设计的考虑
IC：当前x86内核的现代设计选择之一是可变指令集的解码宽度--英特尔和AMD的最高性能内核，从Ryzen开始一直到现在，都是4-wide(4宽)。然而，我们看到双3-wide设计或6-wide设计，依靠运算缓存来节省能耗。显然，在Zen 1中，4-wide对AMD来说是很好的，我们在Zen 3中仍然是4-wide：路线图从这里开始，从整体的角度来看，x86的解码宽度大小是如何改变基本的IPC模型的？
MC：我认为这又回到了平衡方面，从某种意义上说，我认为晶体管的数量和我们在分支预测器中拥有的智能以及馈送它的能力工作得很好。但我们会走得更远，你会看到我们走得更远，为了提高效率，我们将在机器前端安装晶体管，使其成为正确的架构决策。因此，我们获得的晶体管数量确实在不断增加，这使我们能够加强整个设计，以继续从中获得越来越多的 IPC。
MC：我们那里有很棒的团队，从某种意义上说，你说的问题有点独立于团队。要么你试图在今天的软件上构建一个处理器，要么是五年后的软件。这就是其中很多归结为架构师的经验，理解看到你在性能跟踪中看到的东西，但也超越并意识到更广泛的影响。例如，对于四宽解码，很多编译器都会进行优化，因为您有一台四宽机器。但是当我们给它们提供更广泛的东西时，它们将被更新以了解如何编译代码以使其更好。所以我们会看到，当我们发布这些旧代码时，我们只能设法获得 10% 到 15% 的 IPC但随着编译器的发展，他们将能够从我们未来的设计中提取越来越多的东西，基于他们从我们目前的设计中得到的东西。
IC：关于高速缓存的概念——AMD的3D高速缓存将会在明年推出很多产品。我不会问你具体的产品，但问题更多是关于多少缓存是正确的数量?这是一个愚蠢的开放式问题，但这就是它的意图!
MC：这是一个很好的问题！这不仅仅是关于多少是正确的数量，而是在什么级别，什么延迟，什么是共享缓存等等。如您所知，这些都是我们必须决定如何做出的权衡，并了解这对软件意味着什么。
我们已经选择了我们的核心综合体将不得不拆分L3(在VCache中)。如果我们有一个巨大的L3在所有线程间共享，那么您在线程间共享的巨大L3越多，给定线程的延迟就会越长。所以你要在共享或者获得更大的容量和更低的线程数与获得它所需的延迟之间做出权衡。所以我们平衡了尝试达到较低的延迟，在L3层提供了巨大的容量这是我们选择的优化点，随着我们继续前进，获得更多内核，并在共享 L3 环境中获得更多内核，我们仍将尝试管理该延迟，当系统中有较低的线程数量，您仍然可以从 L3 中获得良好的延迟。然后L2，如果你的L2比较大你也可以在L3上减少一些。
所以这是一个引人入胜的领域——缓存权衡研究一直在进行，他们将永远继续研究如何平衡核心的缓存层次结构。
IC：你提到 L2 很有趣，因为我不确定你是否看到 IBM 最近发布的关于他们的 z16/Telum 芯片的公告。他们有非常大的 L2 缓存，但他们也将它们用作虚拟 L3。你有没有研究过，这看起来很诱人吗？
MC：是的，我们肯定已经调查过了。Will Walker是我们缓存团队的负责人，他是一位了不起的架构师。就像我说的，每一个 HLD（高层次设计）我们都会经历同样的问题，同样的设计，着眼于不同的设计点，然后不得不选择其中一个。即使有时在 HLD 之后，事情也会发生变化，如果我们决定切换到不同的设计点，我们可以做到这一点。所以是的，这是一个不断发展的架构。
IC：TSMC 已经展示了使用 TSV 堆叠 12 个芯片的能力，类似于 V-Cache 概念。实际上，在基片散热等问题成为问题之前，可以支持多少层？
MC：在基础架构之外构建这些级别有很多，例如处理温度，而且成本也很高。这可能无法回答您的问题，但不同的工作负载显然对缓存量具有不同的敏感性，因此对其进行灵活处理，能够具有堆栈式和非堆栈式设计，这一点至关重要，因为某些工作负载。[总是使用堆栈式缓存] 对于某些用例带来的性能提升来说太昂贵了。我真的无法评论我们可以或将要进行多少层堆叠，但这是一项令人兴奋的技术，而且还在不断发展。
IC：AMD 在何种程度上将机器学习纳入其 EDA 工具？无论是在这一点上，还是在未来到什么程度？
MC：我认为我不能肯定地说，但我认为，您可能会假设每个人都在通过数据使用某种形式的机器学习来改进我们所有业务流程中的一切。
IC：所以这是一个非常谨慎的回答！
IC：最初 Zen 以 4 核 CCX 开始，现在 Zen 3 的基础是 8 核复合体。复合体在当前形式下的规模是否有限制，例如环形总线，以及随着复合体的增长，哪些事情必须改变？
MC：我们为所有不同的市场构建了一个非常模块化的核心缓存层次结构，从高端服务器一直到低端笔记本电脑。因此，这些环境需要更多或更少的内核，并尝试以尽可能少的设计有效地满足它们也是另一个有趣的架构目标。您可能会认为一次只能专注于一个设计，这样我们就有了 X 或 Y 的核心路线图，并且可以有多个，但事实并非如此。我们必须弄清楚如何在所有这些市场中利用这些设计。一些市场（如高端服务器）对更多内核的需求变得疯狂，而其他市场并没有以相同的速度增加内核消耗。我们确实看到核心数量在增长，我们将继续增加核心复合体中在 L3 下共享的核心数量。正如你所指出的，通过它进行通信既有延迟问题，也有一致性问题，但尽管这就是架构，这就是我们所签署的。这就是我们活着的目的——解决这些问题。所以我只想说，团队已经在研究如何发展到远远超出我们今天的复杂程度，以及如何在未来实现这一目标。
IC:你认为对Xilinx的收购会成为锐龙未来的一部分吗?
MC：哦，当然。我真的无法评论任何特别的事情。我们销售 SoC，但显然我们将大量 IP 集成到其中。如果您查看他们的 IP 和我们的 IP，您可能会在那里看到一些您将来可能会看到的自然协同作用。我期待着让这些人加入并与他们一起前进。这是一支很棒的球队。
IC：IPC 一直是高性能处理器设计的黄金目标，更小的工艺节点的好处之一是更多的晶体管、更大的缓冲区、更多的执行端口。您如何处理如何使内核“更智能”，而不仅仅是“更大”，现代 x86 设计中的哪些关键元素是限制因素？
MC：我认为IPC获得了所有的荣耀！它到底是什么——我称它为“性能之轮”，因为有四个主要原则——性能、频率、面积和功率。从某种意义上说，它们确实是平等的，您必须将它们全部平衡以获得良好的设计。因此，如果您想要一个非常高的频率，但又不喜欢 IPC，您最终可能会得到一个非常糟糕的设计，并增加了面积。如果您在 IPC 上非常努力并且增加了很多面积和很多功能，那么您可能会是频率降低。所以这确实是我们所说的关键部分，我们正在尝试获得 IPC，但我们必须以优化晶体管使用的方式来优化面积和功率以及频率。我们希望能够放入一堆内核，只添加 IPC 和扩大面积，我们没有取得真正的进展。
我明白了，这是我的工作，而我的首席架构师的工作就是试图找到正确的平衡点。
对于最初的 Zen，我们不得不去创建那些新工具，这对团队来说确实是一个压力点。因为它们是新的，很多只是因为它在设计的早期阶段，它们并不完美，我们的性能或频率工具都不是完美的，但人们使用它们足够信任它们。我们必须真正认识到这些工具并不完美，但是如果您正确地使用了向量，并且我们正在做出决定，那么它们已经足够好，我们设法克服了这个障碍并真正正确地使用他们。
反馈就像设计的任何其他部分一样。能够使用 Zen 以更高效的设计驱动 40% 的 IPC——这是我们谈到的第一个症结之一，但如果您要增加 40% 的 IPC 但增加 40% 的功耗，它它不会有任何进展。
MC： 我的意思是它是所有这些! 作为一个架构师，我们必须考虑我们想要关注的所有市场。如果我想在这个频率和这个功率下达到这个IPC，我们不能把核心想成一件事和一套目标--它必须是许多套目标，并且从一开始就这样计划。如何扩大和缩小这些市场的规模是Ryzen和Zen成功的另一个部分，因为我们并不只是试图使用技术来适应不同的市场。我们考虑了如何扩展到所有这些市场，并将其设计为有能力在前期做到这一点。这样一来，后端就很容易为这些不同的市场改变产品并执行。
IC：长期研发路线图通常以 3/5/7 年的时间尺度引用。随着AMD的发展，特别是最近，这在AMD内部有什么变化？
MC：并非如此。我的意思是，即使是在2012年，我们的想法也远远超出了 Zen，尤其是你的客户需要它，对吗？如果你没有一个长期的路线图，他们就不会转而使用你。我们的客户在想和我们做生意的时候就要求这样，当然我们自己的团队也要求这样--我们的团队希望看到一个路线图！"。有很多人，甚至在内部，都担心我们将无法维持这种进展速度。这是一个非常冒险的策略，每三年把整个核心拆掉是有风险的。但对我来说，我已经成功地说服了所有人，这也是市场的要求。如果我们不这样做，别人就会这样做。
IC：您在 2018 年 4 月的 AMD 宣传视频中提到您正在开发 Zen 5。我们已经三年了 - 这是否意味着您现在正在开发 Zen 8？
MC：你数学做得很好，我要说的是! 顺便说一下，我这样说（在2018年）受到了一些批评，但我想你知道这个行业有多难。就像我刚才说的，你必须有活力，愿意有一个过程，你可以随着周围市场的变化而改变。如果你在第一天就完全按照你设定的目标来建造，你只会推出一些无人问津的东西。
IC：最后，AMD 用户应该期待什么？
MC：一定会很棒的!我希望我能告诉你将要发生的一切。我有一个年度架构会议，我们讨论了正在进行的所有事情，在其中一次会议上，我和团队一起讨论了Zen 5。我学到了很多，因为现在运行路线图时，我不能像我希望的那样接近设计。会议结束后，我只想闭上眼睛，睡一觉，然后醒来，买这个东西。我想在未来，这是很棒的，它将是如此棒-我等不及了。这项业务的难点在于知道将您的构想达到可以将其构建到生产的程度需要多长时间。
原文：
https://www.anandtech.com/show/17031/anandtech-interviews-mike-clark-amds-chief-architect-of-zen
我们尊重原创者版权，除非我们确实无法确认作者以外，我们都会注明作者和来源。在此向原创者表示感谢。本网转载文章完全是为了内部学习、研究之非商业目的，若是涉及版权等问题，烦请联系 service@execunet.cn 或致电 010-85885475 删除，谢谢！
| 企业找猎头 | 职业经理人找猎头 |
京公网安备 110105001605号